中心同时指出，使用硬件中的神经进化从环境中持续学习的示例表明，我们需要在没有 (i) 预训练的深度神经网络 (DNN) (ii) 标记数据集和 (iii) 与 由于延迟导致的后端云服务器，如图 2 所示。对于此类新兴应用程序，要求使用进化算法不断进化 DNN 拓扑以响应奖励，该进化算法需要比 CPU 和 GPU 高 2 到 5 个数量级能效的芯片。对于此类架构，具有低能量每比特 (EPB) 和高带宽密度的数据移动变得至关重要。数据移动可以分为两个主要部分，即：i) 长距离，在需要无线技术的情况下，从环境中进行交互和数据收集变得至关重要；ii) 支持节能计算的短距离，如图 2 所示。

图 3 显示了在单个平台上结合无线和计算功能的系统架构，它由在集成基板上互连在一起的多个小芯片组成。这些小芯片来自多个领域，包括逻辑、高带宽存储器 (HBM)、射频 (RF)、光子学 (PIC) 和传感/驱动。这些小芯片紧密集成，支持结合了 CPU、GPU 和 ACC（加速器）的高性能计算 (HPC)，集成了电力输送和管理，并通过宽带 5G 和超过 5G (6G) 的无线连接与环境交互。

这种融合的封装系统 (SoP) 模块将通过短距离、大规模并行 (Cu) 互连使用 2.5D 和 3D 连接互连芯片，用于使用超越 CMOS 器件的数字通信、用于射频的嵌入式 III-V 裸片（腔内裸片）放大器、使用硅光子学 (PIC) 的 SerDes 模块中的光子互连、具有连接到嵌入式无源器件的 GaN 功率 FET 的开关稳压器、天线阵列 (FEM) 和全方位的热管理解决方案等等。

这种未来的异构 SoP 模块与 IEEE 异构集成路线图 一致，该路线图为电子行业提供了愿景，并确定了与封装技术相关的未来挑战和潜在解决方案。我们相信，与片上系统 (SoC) 或使用当今实践的多级封装相比，SoP 方法将带来增强的功能和改进的操作特性。

多年来，系统集成是由片上系统 (SoC) 技术推动的，从而导致具有可扩展设备的更大 SoC。随着向异构集成的发展，我们看到对集成的需求远远超出多芯片模块 (MCM)、系统级封装 (SIP) 和 3D 堆栈，并提供此类技术无法实现的属性。

因此，我们的愿景是开发下一代 SoP 技术，将封装和电路板融合在一起，包含涵盖多个信号域的嵌入式功能，提供与 SoC 的无缝接口，可以在两侧组装或嵌入到封装中，并且高度可靠 ，如图 4 所示。我们将这种异构集成的系统模块视为延续摩尔定律的一种手段。

Yole：3D堆叠IC的前景可期

产业研究机构Yole Développement(Yole)的最新研究指出，在AI、资料中心和HPC发展的推动下，FCBGA封装的营收预期将从2020年的100亿美元成长至2025年的120亿美元。FCBGA封装未来五年的产业规模年平均复合成长率(CAGR)达3%。截至2025年，FCBGA营收预期将超过100亿美元。晶圆需求主要来自3D堆叠元件，与2020年相较，晶圆总体成长为CAGA 8.5%。

其中包含FCBGA、扇出型、WLCSP和3D堆叠封装，3D堆叠IC的目标是在未来五年中以24.8％的CAGR成长，其中HBM占48%、3D占27%，而3D NAND占82%。台积电仍保持领先地位，其2019年占扇出型封装市场69%市占率。WLCSP封装在智慧手机相关应用中已经成为不可或缺的一环。另外，日月光半导体、江苏长电科技、安靠科技和矽品是WLCSP晶圆市场的领导厂商。

中介层、EMIB、Foveros、die对die的堆叠、ODI、AIB和TSV。所有这些单词和首字母缩写词都具有一个重要的功能，它们都涉及硅的两个位之间如何物理连接。简单来说，可以通过印刷电路板连接两个芯片。这种方案很便宜，但没有太大的带宽。在这个简单的实现之上，还有多种方法可以将多个小芯片连接在一起，而台积电拥有许多这样的技术。为了统一其2.5D和3D封装变体的所有不同名称，TSMC在早前的技术大会上推出了其新的首要品牌：3DFabric。

3DFabric作为一个品牌具有一定的意义，可以将台积电提供的数十种封装技术结合在一起。从广义上讲，3DFabric分为两个部分：一方面是所有“前端”芯片堆叠技术，例如晶圆上芯片，而另一方面是“后端”封装技术，例如InFO（Integrated Fan-Out)）和CoWoS（Chip-On-Wafer-On-Substrate）。

附：乔治亚理工对3D封装的讲解

来源：半导体芯闻